VHDL du langage à la modélisation

VHDL est un langage de description de systèmes matériels (cartes électroniques, circuits intégrés, circuits programmables, etc.) mondialement utilisé. Le nombre d'outils construits autour de VHDL est impressionnant : simulateurs, outils de synthèse, outils de preuve, outils de spécification graphique... Le langage VHDL est aujourd'hui enseigné dans presque toutes les écoles et universités traitant du domaine de la conception électronique. Cet ouvrage a pour ambition d'être un cours complet destiné à l'ingénieur, à l'enseignant et à l'étudiant. Au carrefour de l'électronique et de l'informatique, cette édition revue et augmentée (VHDL'93, synthèse) du premier volume offre trois points d'entrée complémentaires. Le premier présente les différents concepts du langage en y incluant les récentes évolutions liées à la nouvelle normalisation de 1993. Le second point d'entrée se consacre à la modélisation à l'aide d'exemples progressifs, nombreux et largement commentés. Le troisième point s'intéresse au domaine essentiel qu'est la synthèse logique. Le but est de donner, de façon concise et illustrée par de nombreuses études de cas, la sémantique d'interprétation du langage VHDL en vue de la production effective de composants électroniques.